列车控制系统中的FPGA/CPLD设计的安全考虑